Зачем нужен Design for Testability - Антон Осетров (YADRO)

Спикер: Антон Осетров ,младший инженер по разработке СнК, YADRO. В группе DFT занимается доработкой RTL для DFT, встраиванием DFT-структур, верификацией, симуляцией и моделированием. До YADRO проектировал и тестировал отказоустойчивые бортовые вычислители, работал в испытательной лаборатории по функциональному контролю микросхем. Тема: Зачем нужен Design for Testability. Сравнение архитектур Scan Design и Random-Access Scan Design Первая часть выступления посвящена проектированию с учетом контролируемости (DFT) и использованию Scan Design и BIST (Built-In Self-Test) для реализации DFT в работе над СнК. Во второй части оценил преимущества и недостатки подхода Scan Design, а затем сравнил его с альтернативным подходом Random-Access Scan. Структуры будут встроены для UART с последующей имплементацией на отладочной плате Tang Nano 1K с FPGA GW1NZ-LV1.